Nghiên Cứu Và Thiết Kế Kiến Trúc Bảo Mật Kép Chống Tấn Công Dữ Liệu Trên Nền Tảng FPGA

Abstract

Đề tài “Nghiên cứu và thiết kế kiến trúc bảo mật kép chống tấn công dữ liệu trên nền tảng FPGA” tập trung nghiên cứu giải pháp bảo vệ dữ liệu trong quá trình truyền nhận giữa các thiết bị, đặc biệt trong bối cảnh các hệ thống tài chính, ngân hàng hoặc hệ thống giao dịch điện tử có yêu cầu cao về tính bí mật, tính toàn vẹn và khả năng chống giả mạo dữ liệu. Trong mô hình đề xuất, FPGA được sử dụng như một khối xử lý bảo mật phần cứng, đảm nhiệm vai trò mã hóa, xác thực và đóng gói dữ liệu trước khi truyền đến hệ thống nhận.