Phát triển hệ thống tự động tối ưu hóa PPA (Power-Performance-Area) trong quy trình thiết kế vật lý OpenLane sử dụng thuật toán Học máy

Abstract

Chương I: Tổng quan và Đặt vấn đề. Chương này giới thiệu bối cảnh về sự phức tạp ngày càng tăng trong thiết kế VLSI hiện đại, nơi các phương pháp tinh chỉnh thủ công trở nên kém hiệu quả và tốn thời gian. Từ đó, chương xác định mục tiêu cốt lõi của đề tài là xây dựng một quy trình tự động hóa khai thác trí tuệ nhân tạo (AI) để cải thiện hiệu năng các chỉ số PPA (Power-Performance-Area) trên nền tảng OpenLane, đồng thời giới hạn phạm vi nghiên cứu trên công nghệ SkyWater 130nm và các thiết kế mẫu tiêu chuẩn. Chương II: Cơ sở lý thuyết. Chương này hệ thống hóa các kiến thức nền tảng cần thiết, bao gồm quy trình thiết kế vật lý từ RTL đến GDSII trong OpenLane và phân tích các tham số (parameters) ảnh hưởng trực tiếp đến chất lượng chip ở các khâu Floorplan, Placement và Routing. Đồng thời, chương cũng trình bày cơ sở lý thuyết về thuật toán cải thiện hiệu năng được lựa chọn (như Bayesian Optimization hoặc Genetic Algorithm), đây là cơ chế hoạt động và lý do tại sao chúng phù hợp để giải quyết bài toán tìm kiếm không gian thiết kế đa chiều trong EDA. Chương III: Phương pháp và Thiết kế hệ thống. Đây là trọng tâm kỹ thuật của đồ án, mô tả chi tiết kiến trúc hệ thống tự động hóa do sinh viên phát triển, bao gồm các script (Python/Shell) để kết nối và điều khiển luồng OpenLane. Chương này xác định cụ thể không gian các biến số cần tinh chỉnh, thiết kế công thức hàm mục tiêu (Cost Function) để định lượng hóa chất lượng PPA, và thiết lập quy trình vòng lặp thực nghiệm để thuật toán AI tự động học và cải thiện kết quả qua từng lần chạy. Chương IV: Thực nghiệm và Đánh giá kết quả. Chương này trình bày và phân tích các số liệu thực tế thu được khi áp dụng hệ thống lên các thiết kế mẫu (benchmark) như spm hay picorv32a. Thông qua các bảng so sánh và biểu đồ hội tụ, chương chứng minh hiệu quả của giải pháp bằng cách đối chiếu cụ thể mức độ cải thiện về diện tích, công suất và timing (WNS/TNS) giữa cấu hình mặc định và cấu hình do AI tối ưu, đồng thời bàn luận về sự đánh đổi (trade-off) giữa các chỉ số này. Chương V: Kết luận và Hướng phát triển. Chương này tổng kết lại những đóng góp thực tiễn của đề tài, khẳng định tính khả thi của việc ứng dụng AI để hỗ trợ kỹ sư Physical Design giảm tải công việc lặp lại. Chương cũng nhìn nhận khách quan các hạn chế về thời gian huấn luyện mô hình hay tài nguyên phần cứng, từ đó đề xuất các hướng nghiên cứu tiếp theo như mở rộng sang các công nghệ node nhỏ hơn hoặc áp dụng các mô hình học sâu (Deep Learning) tiên tiến hơn.